DIALOG(R)File 352:Derwent WPI

(c) 2000 Derwent Info Ltd. All rts. reserv.

003694966

WPI Acc No: 1983-54948K/198323 Related WPI Acc No: 1994-274725

Cpd. MOS semiconductor matrix device for LCD - where second semiconductor layer of electrode and lead of gate are arranged at right angles. NoAbstract

Patent Assignee: HANDOTAI ENERGY KENKYUSHO KK (SEME)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 58071663 A 19830428 198323 B

Priority Applications (No Type Date): JP 81170283 A 19811023

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 58071663 A 2

Title Terms: COMPOUND; MOS; SEMICONDUCTOR; MATRIX; DEVICE; LCD; SECOND; SEMICONDUCTOR; LAYER; ELECTRODE; LEAD; GATE; ARRANGE; RIGHT;

ANGLE; NOABSTRACT

Index Terms/Additional Words: LIQUID; CRYSTAL; DISPLAY

Derwent Class: L03; P85; U13; U14

International Patent Class (Additional): G09F-009/35; H01L-027/12;

H01L-029/78

File Segment: CPI; EPI; EngPI

DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

01134263

Image available

SEMICONDUCTOR DEVICE

PUB. NO.:

58-071663 [JP 58071663 A]

PUBLISHED:

April 28, 1983 (19830428)

INVENTOR(s): YAMAZAKI SHUNPEI

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD [470730] (A Japanese

Company or Corporation), JP (Japan)

APPL. NO.:

56-170283 [JP 81170283]

FILED:

October 23, 1981 (19811023)

INTL CLASS:

[3] H01L-029/78; H01L-027/12; G09F-009/35

JAPIO CLASS:

42.2 (ELECTRONICS -- Solid State Components); 44.9

(COMMUNICATION -- Other)

JAPIO KEYWORD:R004 (PLASMA); R011 (LIQUID CRYSTALS); R096 (ELECTRONIC

MATERIALS -- Glass Conductors); R097 (ELECTRONIC MATERIALS --

Metal Oxide Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 187, Vol. 07, No. 162, Pg. 164, July

15, 1983 (19830715)

ABSTRACT

PURPOSE: To form a solid state display unit for a plane television in lieu of a cathode ray tube by forming other insulating gate type semiconductor device and other inverter and resistor on the same substrate to construct a decoder and a driver on the same substrate.

CONSTITUTION: A gate insulated film 16 is formed as an isolation film for S1(12) and S3(15), electrode holes 8, 7 are respectively formed for the S1(12) and S3(15), and a metal or semiconductor layer connected to the gate electrode is again laminated. Then, the film is selectively etched, a gate electrode 17 is laterally laminated on gate insulators 16, 16', and wirings simultaneously formed in contact with the surface of the substrate or insulator 6 through the electrode holes to IGF, capacitor and resistor of other unit via the S1(12), S3(15). In this manner, a source or a drain formed via the S1(12), S2(14) having a channel forming region 9, and a drain or a source is formed via the S3(15), and a laminated IGF10 in which gate insulator 16 is formed on the channel forming region side surface and a gate electrode 17 is formed, is constituted.

(9) 日本国特許庁 (JP)

①特許出願公開

⑫公開特許公報(A)

昭58—71663

f)Int. Cl.³

H 01 L 29/78 27/12

9/35

識別記号

庁内整理番号 7377-5F

8122-5F 7520-5C ❸公開 昭和58年(1983) 4 月28日

発明の数 1 審査請求 有

(全 10 頁)

60半導体装置

// G 09 F

②特

願 昭56—170283

22HH

題 昭56(1981)10月23日

郊発 明 者

山崎舜平

東京都世田谷区北島山7丁目21

番21号株式会社半導体エネルギ ー研究所内

の出 願 人

株式会社半導体エネルギー研究

所

東京都世田谷区北烏山7丁目21

番21号

明 綱 書

1. 発明の名称

半導体装置

- 2. 特許請求の範囲
- 2. 特許請求の範囲第1項において、第1の 半導体に連結したリードと、ゲイトを構成 する電極リードとが互いに直交する方向を 有するとともに、第3の半導体に連結した 導電層が一方の電極を構成するキャパシタ が設けられた該キャパシタの電極間には、 液晶が充頻されたことを特徴とする半導体 装置。
- 3. 発明の評細な説明

本発明は基板上にたてチャネル型の積層型の 絶録ゲイト型半導体装置をマトリックス化させ る半導体装置に関する。

本発明は基板上の積層型の絶縁ゲイト型電界効果半導体装置のソースまたはドレインに連結してキャパシタを有せしめた複合半導体装置に関する。

本発明はかかる複合半導体装置をマトリックス構造に基板上に設け、液晶表示型のデイスプレー装置を設けることを特徴としている。

本発明は表面型の固体表示装置を設ける場合、 平行なガラス板内に電極を設けて、この電極間に放晶を注入した被晶表示装置が知られている。 しかしこの場合、この表示部の検索数は20~ 200までが限界であり、それ以上とする場合だった。 この表示部より外にとりから、全く実用に供える とができなかつた。このためとの表示させ、 とができなかつた。このためとの表示させ、 を必要になった。このためとの表示させ、 を必要になった。このためとの表示させ、 できなかった。このためとの表示させ、 は、その検索に対すした電界効果半導体装置(IGBという)を必要としていた。そしてと のIGBに制御信号を与えて、それに対応した検索をオンまたはオフさせたものである。

本発明のたてチャネル型 IQF および液晶ディスプレーへの応用は、本発明人の出願になる特許順(絶録ゲイト型電界効果半導体装置およびその作製方法 特顧昭 56—001767号 および 彼合半導体装置 特顧昭 56—001768 号 昭和

かくすることにより、本発明をその設計仕様 に基いて組合わせることによりプラウン管に代 わる平面テレビ用の固体表示装置を作ることが できた。

さらにカリキュレータ用の表示装置は 10~10 ケの絵案を用いればよく、 TV 用には 10~10 個例をば 25×10 個の絵案を同一基板に設け、か つその周辺に必要なデコーダおよびドライバー を同時に形成させた IGP、インバータ、抵抗を 用いて作ればよいことがわかる。

本発明はかかるシステムを作るために必要な 積層型の IGP およびそれに被晶表示部を連結さ せた絵葉に関するものである。

第2図は本発明の積層型IGPのたで断面図を よびその製造工程を示したものである。

図面において絶録基板例えばガラスまたはアルミナ基板上にアまたはB週の導電型を有する第1の半導体(2)(以下単にB1という)を形成した。このB1(2)を第1のフォトマスク②を用

56 年 1 月 9 日出顧)にその詳細が示されている。本発明はこれをさらに発展させたものである。

との液晶表示部はその等価回路としてキャパシタ(以下でという)にて示すことができる。 このためこのIGPとでとを例えば2×2のマト リックス構成(40)せしめたものを第1回に示す。

第1回においてマトリックス(4のはひとつのIGF(10)とひとつのc(31)によりひとつの絵楽を構成させている。これを行に(51),(61)とピット級に連結し、他方ゲイトを連結して列(41),(41)を設けたものである。

すると例えば(51), (41)を"1"とし、(51), (41)を"0"とすると (1・1) 資地のみを選択してオンとし、電気的に C (31)として等価的に示される被晶表示を選択的にオン状態にすることができる。

本発明は同一基板上にデコーダ、ドライバーを構成せしめるため、他の絶縁ゲイト超半導体 装置(50) かよび他のインバータ(60) 抵抗(70) を同 一基板上に設けることを目的としている。

いて任意の形状にパターン形成し、例えば横方向の導電型とするリードを形成せしめた。さらにこの 81(2)の上に第2の真性または 5 または 5 または 5 をの 2 を 4 は 6 という)を形成した。さらに第1の半導体と一対を構成してソース、ドレインとするために 81(2)と阿一導電型を有する第3の半導体(6)(以下単に 83という)を 積層して設けた。

との半導体は基板上にシランのグロー放電法 またはアーク放電法を利用して室器~500°0の 温度にて設けたもので、非晶質(アモルフアス) または 5~100Aの大きさの数結晶性を有する半 非晶質(セミアモルフアス)または 50~500A の数結晶(マイクロボリクリスタル)構造のい わゆる非単結晶の珪素半導体を用いている。本 発明にかいてはセミアモルフアス半導体(以下 BABという)を中心として示す。この BAB に 関しては本発明人の発明になる特許顧(特顧昭 55—026388 855.3.3 出願 セミアモルフア ス半導体)にその詳細な実施例が示されている。 さらに第1図にかいてフォトリックラフィー 技術によりフォトマスク②を用いて83を選択 的に除去し、さらにとの83をマスクとして82 13113311板でローサギン(1覧) を除去した。

この 83(6)の上に第 2 図(B)においてさらに寄生容量を少くするため、厚い絶縁膜を LPCVD 法(減圧気相法)またはプラズマ CVD 法により 0.5~1μの厚さに酸化珪素膜を形成しておいてもよい。またこの 83 上に Mo, W. Mo,81, W.81等の導電層を 0.2~0.6μ形成し、さらにその上に 810 を 0.3~1μ とさせて 83 の導電率を向上させるととはマトリックス化に有効であつた。

また第2図(B)において偶面は基板(1)表面上に 垂直に形成してもよいが、台形状にテーパエッチをして、さらに積層されるゲイト電磁の段差 部での段切を除去することは効果的であつた。

さられての後この 81、82、83 の 表面全体に 絶録 膜(6)を形成した。 この絶縁 膜は 13.58 MHz

まれるナトリューム等の可動イオンが長時間の うちにこのゲイト絶無膜中に拡散していつてし まり可能性が大きい。このためこの絶無膜は、 強化珪素 (Bing Oct C) または炭化珪素 (Binc C) な Oct C) 等を用いることがきわめて重要である。 このため強化珪素膜を作るには以下の如くにし た。すなわち、シラン (Bing または Bing とマイ クロ波 (2.45 GHz)によりイオン化されたアンモ ニ丁または窒素を 0.1~0.5 torr に保持された 反応炉内に導入し、この反応炉内に 200~5000 代表的には 30000 に反応炉の外偶より加熱され た基板上に 13.66 MHz の第 2 の高周放プラズ マを加えた 2 段のプラズマ CVD 法を用いた。、

~2. 45GHz の周波数の電磁エネルギにより活

性化して、酸素または酸素と水素との混合気体

かくすることにより、半導体特に 8204の倒周

辺上には、この非単結晶半導体が脱水来化等により劣化することのない低温(200~400°の)でゲイト絶縁膜を200~1000Aの厚さに形成せしめることができた。窒化物気体をマイクロ波(50~500m)により励起することにより、十分にイオン化すると、会合していたシランの内部にも被膜形成時にこの窒素が含役されるため、一般にかれるヒステリンス特性等がみられず、からにナトリューム等に対しても、分支しい経続被膜であつた。

また 81x0.a(0 < x < 1) K 関しては、絶縁体とする 際にプラズマ CVD 法を用い、 TMS (テトラメ テルシラン (81 (CB)) K よる炭化珪素またはア セチレン (CB) K よる炭素をプラズマ CVD 法 (0. 1~1torr 基板温度 200~400°0) K よりこ のエネルギバンド巾 2. 5~3. 5eV を形成させる ととができた。

かくの如く基板をガラスとする場合、形成態 度を 200~400°0 とした半導体および基板を劣 化させないことを考えると、プラズマ CVD 法化 より窒化珪素主たは炭化硅素はきわめて有効な ゲイト絶象膜であつた。

とのゲイト絶縁腹傾は同時に 8103 8300のアイソレイション用被膜としても形成せしめた。 さらにのに示される如く、第3のフォトリングラフィー技術®により 8103に対し電極穴(6)を 8300に対し電極穴(7)を形成し、ゲイト電極に連結する金属または半導体層 (P*または H*の導電型の珪素半導体または 810g、 ITO 等の透明導電膜) を再度積層した。

次に第4のフォトリングラフィー技術®によりこの膜を選択的にエンチングして、ゲイト電極切をゲイト絶縁物は、時上に模方向に積層して設けて作り、同時に 81位 83時より電極穴を介して他部の IGP、キャパシタ、抵抗へ基板表面または絶景物(6)上に密接して配線させた。

第2図回のたて断面図の A — A を検方向より みると第2図回として示すととができる。番号 はそれぞれ対応している。

本発明の半導体は主として 848 の珪素半導体 を用いた。これは暗伝導度のが10~10 (20m)を 有し、 A8 の 1 0~10 (4cm) に比べて単結晶発素 に近い特性を有しているためである。との暗伝 導度は不純物を意図的に導入しない実質的に真 性の半導体において得られた。しかし真性(ホ ウ素により中和した活性化エネルギが ぎょう Bg/2 になつた場合) においては、逆にホール の移動度がきわめて大きくなり、これらを組合 せてエンヘンスメント型またはデイブレツショ ン型のNまたはPチャネルIGPを作ることが できた。このBABは格子盃を有するとともに、 0.1~5モルダの機度を有する不対結合手の中 和用に水素を有しており、この水素の脱ガスを 助き、かつ基板と半導体、電極・リード等が具 種材料の界面における熱膨脹によるストレスを 少くするため、すべての処理を 200~600c 以下 好ましくは200~350°C、代表的には30°C以下

である。しかしそれにアモルフアス珪素が電子
0.01~1.0cmv/8、ホールは 0.001cmv/8 以下
に比べて 10~10 倍も長いことを考えると、本
発明の半導体装置に 5~100A の大きさのマイク
ロクリスタル構造を有する 8AB を用い、さらに
積層型にすることによりチャネル長が 1μ 程度
といわゆるマイクロチャネル構造とすることが
できるため、高速応答性にかいてきわめて重要
である。

さらに本発明の IGP において、電子移動度がホールに比べて単結晶の 3 倍よりも大きく、 5 ~100 倍もあるため N チャネル型でするのがきわめて好ましかつた。

また 82 にはホウ素等の I 価の不純物を表面 部に添加しない真性半導体は N 型であるため、 これを 82 の形成時に同時に 0.1~10 P P M 添加 して P 型または I 型半導体として用いることは 本発明の被晶パネルを正の電圧で動作させるた めの N チャネル I G P とする時有効であつた。 てするとよかつた。

またゲイト電極的を 81、83 と同一導電型の 半導体およびそれに Mo 等の金属を二重構造と した多層配線構造でもよい。

かくしてソースまたはドレインを 8104 チャネル形成領域(B)を有する 8204 ドレインまたはソースを 8504 により形成せしめ、チャネル形成領域側面にはゲイト絶穀物(G)、その外側面にゲイト電極(M)を設けた積層型の IGP (10)を作ることができた。

との発明においてチャネル長は B 204 で厚さで 決められ、ことでは 0・3~3 p 代表的には 1 # と した。それは非単結晶半導体の移動度が単結晶 とは異なり、その 1/6~1/100 しかないため、 チャネル長を短くして I G P としての特性を助長 させたことにある。

BAB たおいては、電子のベルク移動度が10 ~500c±√8と1/3~1/10であるのに対し、 ホールのそれは0.5~100c±√8と1/5~1/10

かくの如くにして得られた IGP は B2 に実質 的に真性の半導体 (N型となつている)を用い ると、 P チャネル IGP においてはエンヘンスメ ント型、 また B チャネル IGP においてはデイブ レッション型の動作モードを得ることができる。

またとの 82 を実性または P 型の半導体とすると、 P チャネル I G P においてはデイブレッション型、 N チャネル I G P においてはエンヘンスメント型の動作モードを得るととができる。

第1図の液晶表示を得るためのIGPとしては エンヘンスメント型がその絵案を選択する場合 使いやすいため、簡単にエンヘンスメント型の 動作をする場合につき示す。

ゲイト電極を'ヹ、ソースまたはドレインを"1" とすると、チャネル形成領域(B)を電流が流れオン状態を、またそれぞれ一方または双方が'ぴな ちばオフ状態を作ることができた。

'z'はNチャネル型 IGPでは正の 0.5~10Vの 電流を、'0'は 0V またはスレッシュホルド電圧 以下の電圧を意味する。

Pチャネル型 IGP はその電極の極性を変えればよい。これらの論理系は第1図、第2図においてもまた以下の第3図~第5図の本発明の実施例においても同様である。

また第1図において周辺のデコーダまたは一般の論理素子を作ろうとする時、例えば抵抗(70)は第2図(D),回においてゲイトに加える電圧に無関係に B2 のバルク成分のたて方向の抵抗率で決められる。すなわちゲイト電極を設けない状態で B1、82、83 を積層すればよい。またこの抵抗値は B2 の抵抗率とその厚さ、基板上にしめる面積で設計仕様に従つて決めればよい。

第1図のインバータ(80)においてドライバー (61)は第2図(0)とし、さらにそのロード(64)は 81(4) 83(4)の一方とゲイト電極切との連結させるエンヘンスメント型またはデイブレッション型のIGPとして設ければよい。

さらにこのインパータ60の出力は600よりな

り、この基板上に離間して2つのIGPを積層して複合化すればよく、入力部はゲイト電極図に対応して設ければよい。

本発明のたてチャネル型IGPにおいては、もし光がこのIGPの上方向または下方向から照射されても、それぞれはBI、B3の半導体層がPでまたはITとなつているため、この光を十分吸収してしまい、B2に到達させない構造のいわゆるBI、B3が光のしゃへい効果を同時に有する。このためガラス基板上にこのIGPを複数ケ作製しても、特にこのIGPに光のしゃへいを施さなくてもON、OPP動作をさせることができ、この効果はIGPのない領域が光を被晶を含む基体を分とにより表示を行うことを目的とするものであるため、特にこのIGP自身のしゃへい効果はきわめて重要な特徴を有する。

とれは従来より知られた横チャネル型の TPT (薄膜トランジスタ) においては全く考えられ

なかつた特徴である。

第3図は本発明の他の実施例を示す。

第 5 図(A) は基板(I)上の導電層(2) およびそれに 積層された 8 1(2) が横方向にその配線がなされ、 またゲイト(3) も同様に横方向になされ、他方 8 1 (4) が図面に垂直方向に配線がなされた場合である。図面においては IGP (20), (2) の 2 つが示されてあるが、マトリックス化して 10~10° ケを 同一基板に配列せしめてもよい。

図面においてその番号は第2図の実施例に対 応している。

その製造においては、フォトリングラフィー用マスクは①~⑤と3種類でよい。ゲイトの導電層的と B 3時の導電層との間に寄生容量の発生を防止するため、酸化珪素(3のが B 3時の上に 0.3~2 p の厚さに積層させている。製造はこの酸化珪素(3の)をパターニングし、さらにこの酸化珪素をマスクとしてその下の B 1 は B 2 はをエッチングして B 1、B 2 を同一形状に形成させれ

ばよいo.

第3図円はIGPの配線が 8100 およびその導 電層四が図面において模方向、また 83 にコン タクト如とにより連結した配線例が模方向、ま たゲイト切が図面に垂直にたて方向にその導電 層を層間絶線物質。例により離間して配線せしめ たものである。

との図面に対応して第4図が液晶ディスプレ

特島昭58-71663(6)

イを用いて本発明の他の実施例を示している。 第3図(c) は基板(1)上に第1の導電層とそれに 積層する 81(z) をマスク②により図面で横方向 (x 方向) に延ら(た 形状に示した。また 83(g) ゲイト電極・リード切は図面で垂直方向 (y 方 向) に示されている。

とれは、IGP (10) において 82、83 をマスク②に より、またとの 8204 8309をまたぐ如くにして おおつたゲイト切をマスク③により作つたもの である。

以上の如く本発明のIGFはソースまたはドレインを構成する 81位 ドレインまたはソースを構成する 83位 および 82 にチャネル形成領域を形成する ゲイト 絶縁物は上のゲイト 電極効が任意にその設計上の要素を全く自由に受け入れて R 方向、 F 方向に配線形成せ しめることが可能となつた。これは従来より知られた横方向にチャネルが形成される IGFに比べて、ブラズマ OVD 法を中心として半導体層 81、82、83 を順

にも透明導電膜切がある。この導電層切りは互いに直角にて被晶が配向するように液晶分子配向膜または配向処理がなされている。この2つの透明の電極切りの間に液晶的を充填させている。

各マトリックスの交点を構成するIGP 例えば(10), (1d)とその出力に連結するキャパシタ(31)が第1 図に対応して第4 図(A)回に示している。

かくするととにより、ひとつの厳索すなわら キャパシタの電極は1465年1 絵案が1mm あたり 1~16 個も作り得ることができ、また500×500 の平面ディスプレイも 5~20cm で作ることがで きるよりになつた。

第4 図社との IGP の出力にはひとつの液晶に よるキャパシタのみであつたが、何時にとの表 示時間を表示するためのキャパシタ(33)を並列 して作ると第5 図に示す如くになる。

第5図は第4図で示した液晶部的、上側電極

次機層して形成していく構造を有するとともに 1916 52, 53 121 実質的なセルフアライン構造であるために初め て可能になつたもので、その工学的効果はきわ めて大きい。

第4図は第3図例をさらに発展させたもので 液晶ディスプレイに用いたものである。

第4図は本発明の他の実施例を示したもので 第1図に示された 2×2 のマトリックスセルド本 発明を適用したものである。

図面において(A)はその平面図の一部、(B)は A - A'面におけるたて断面図を示す。

第4図(B)において、ガラス基板(1)上に第1の 導電層(対が500~3000Aの厚さに平方向に形成 されている。これはネサ(8ng)を用いた透明膜 であつてもよい。さらにこの上に 82(4 83(6)が エ方向に形成されている。またゲイト電極リー ド例は平方向に形成されており、 83(6)に対し被 晶用のキャバシタ(31)の電極(対が透明導電膜に より形成されている。上側のガラス基板(対下面

図、上側ガラス基板をが図面の簡略化のため省略したが、この部分は第4図と同様公知の方法で作製すればよい。

第 5 図(A) はひとつの絵葉に対応する領域の平面図、(B) は A — A でのたて断面図、(C) は B — B でのたて断面図をそれぞれ番号を対応させて示してある。第 5 図(C) の IGP (C) の形状より明らかな知く、この IGP への配向は第 3 図(A) を主要素として用いたものである。

液晶表示用のキャペシタの電極のは Bi的と連結しており、第4 図の場合の B3的と連結した場合とその構造を異ならせている。

またとの 81(数) 同時にその下側の透明導電膜 対 および ゲイト 絶景物 (3名) 上に第 2 の透明 導電 膜 (3 かを ゲイト 電極 切 と 同時に 設け て 得られた 電極 としより 並列 の キャパンタ (3 2) を 構成 し、 液晶 表示の表示時間を 長くするための 一助とし ている。 回路的には 第 1 図にて 破譲で示したキャパンタ に対応している。 この キャパンタによ り I G B のオン時間が 10~1000μ 秒であつても 液晶表示は 1~1000m秒と長くするいわゆる残 光性を持たせることができる。このキャパシタ は厳粛数が 10~10 ケとなり、この走査速度が 0.1~100μ 秒となつた時、見ている人の目を つかれさせないために有効である。

またとのも 殺容量のキャパシタはグイト絶殺物的と同一材料としたことにより、同一パッジ式に何らの新たな工程を必要とせず作ることができた。しかしこの容量を小面積で増加するため、窒化珪素ではなく酸化チタン、酸化タンタルその他強誘電体を用いてもよい。

本発明における 810%に電気的に連結されている他の電極はは電極大(39)を介して設けられている。 これら IGP (10)上にポリイミドまたは PIQ 等の層間絶縁物を 1~3 μ の厚さに設け、それを選択的にフォトリソグラフイ技能により設ければよい。 この電極 (40) 設計の仕様に従ってひとつの絵葉の大きさを決定する。 カリキュレ

の時リークしてしまうことが B3、 B1 により自動的に防止されていることを他の特徴としている。

加えて従来と異なり、絶録基板上に完全に他の終末とアイソレイトしてIGFを積層型に設けていくことはきわめて大きな特徴であり、特にこの全行程を 600°0 以下特に 300°0 以下の温度で作ることが可能であることは、このパネルが大面積としても熱液の影響を受けたくいという大きな特徴を有している。

加えて本発明の半導体は非単結晶構造を中心 としてかり、特に BAB というアモルフアスと単 結晶との中間構造であつてかつ 600°C までの熱 エネルギに対して安定なことは本発明の他の特 徴である。

特にこの。SAB は 10~100A の大きなマイクロ クリスタル構造の格子盃を有する非単結晶半導 体であり、その製造には 500KHs~3GHs の誘導 エネルギを使つても温度が 3000 までで十分で ータ等においては、 0.1~5mm またはく形、数字の1 セグメントに対応している。しかし第1 図の如き走査型のマトリックス構成をさせる方式において、 1~50μ をマトリックス状として例えば 500×500 とすればよい。 液晶表示部は との電極の上方と他方をネサ膜等の透明導極的をそれぞれの電極に液晶分子配向膜を形成させて有するガラス板例とを 0.1~2mm の間げきを有せしめて対抗配置させ、そとに例えばネマチック型の液晶例を注入して設けた。

またこのデイスプレイをカラー表示してもよい。さらに例えば、これらの絵案が三重に重ね合わされて作られてもよい。そして赤森貴の5つの要素を交互に配列せしめればよい。

第 5 図、第 6 図で明らかな如く、本発明は基板(1)上に複数の IGF、キャパンタ、抵抗または同時にサンドウインチ構造として液晶表示の平面パネルを設けたことを特徴としている。

さらに図面より明らかな如く、上方よりの光 照射に対して、10.8(1のに光が照射して°0°状態

あり、加えてその電子・ホールの拡散長がアモルファス珪素の100~10倍も大きいという物性的特性を有している。かかる非単結晶半導体を基板上に積層する構造によりIGPを設けたこと、加えてことを電流がたて方向に流れるため、チャネル長が0.1~1pのマイクロチャネル型IGPを高精度のフォトリングラフイ技術を用いずに作ることができることがきわめて大きな特徴である。

さらに本発明においてIGFとしての特性は、 BABの特性にかんがみ、そのスレッシュホールト電圧(Vm)は例えばドープをイオン注入法で 行なりのではなく、B2に添加する不純物の添 加量と加える高周波パワーにより割御する点も 特徴である。

そのため耐圧 20~30V、Vu~~4~4V を±0.2V の範囲で制御できた。さらに関波数特性がチャ ネル長が 0.1~1×0 マイクロチャネルのため、 これまでの単結晶型の絶縁ゲイト型半導体装置

特農昭58-71663(8)

の 1/5~1/50 を非単結晶半導体を用いたのに もかかわらず、得るととができた。

また逆方向リークであるが、第1図に示すような81と82との間に変化珪素を10~40Aの厚さに挿入するととにより、このN'-P接合またはP'-N接合のリークは逆方向に10Vを加えても10nA以下であつた。とれは単結晶の逆方向リークに匹敵する好ましいものであつた。

また 81 に 例えば酸素または 盤素を 2~20 モルダ、また炭素を 5~30 モルダ 添加すると、 第 2 図に示した構造に おいては 同様に 逆方向に リークが少なく、また 83 のエッチングの 際 81 をオーバーエッチ してしまう ことを 防ぎ、プロセス上も好ましかつた。 この低リーク 特性は無 添加の 場合に 比べて 1/10~1/10 倍も リークが少なかつた。 この リーク が少ないことが 第 1 図のマトリックス 構造を実施する 時きわめて 有効であることは 当然である。

さらにとの逆方向リークはとの積層型のほん

ことが可能となつたo

本発明における半導体は産業、絶縁体は酸化 産業または窒化珪素を用いた。しかし半導体と してゲルマニューム、 SixGom (OzxxI)、 BP、GaAs 等を用いてもよい。

また非単結晶半導体において 8A8 ではなくアモルフアスまたそは結晶粒径が 50~6000A の大きないわゆる多結晶半導体であつてもよいととはいりまでもない。

4. 図面の簡単な説明

第1図は本発明による絶縁ゲイト型半導体装置、インパータ抵抗、キャパンタまたは絶縁ゲイト型半導体装置とキャパンタとを絵案としたマトリックス構造の等価回路を示す。

第2図は本発明の機構型 配録 ゲイト型半導体 装置の工程を示すたて断面図である。

第3図は本発明の他の半導体装置を示す。

第 4 図および第 5 図は本発明の積層型絶縁ゲイト型半導体装置とキャパシタまたは液晶とを


B2、B3をともにアモルフアス珪素の半導体の みで作つた場合、逆方向バイヤスを10V加える と1mA以上あつたが、これを BAB とすると 5~ 50 pA にまで下つた。それは B1、B3 の p また は m 型の半導体にかける B、P の不純物が置換型 に配位し、そのイオン化率が単結晶と同じく 4 N 以上とまつたこと、かよびその活性化エネル ギもアモルフアスの場合の 0・2~0・5 e V より 0.005~0・001 e V と小さくなり、電気伝導度 も AB の 10~10 (ncm) に対し 10~10 (nom) とき わめて大きくなつたことにある。

とのため一度配位した不純物が積層中にアウトデイフュージョンせず、結果として接合がき れいにできたことによる。


さらにかかる積層型のIGFのため従来のよう に高精度のフォトリングラフイ技術を用いることなく、基板特に絶縁基板上に複数個のIGF、 抵抗、キャバシタを作ることが可能になつた。 そして散晶表示ディスプレイにまで発展させる

一体化した平面ディスプレイを構成する半導体 装置を示す。

> 特許出願人 株式会社半導体エネルギー研究所 代表者 山 崎 舜 平安姫



第1四



(B)

第4 図

